5.2GHz OFDM용 CMOS 주파수 합성기 설계

초록

본 논문에서는 0.25㎛CMOS 공정을 사용하여 5.2GHz에서 동작하는 주파수 합성기를 설계하였다. 이 주파수 합성기에서 사용된 전하 펌프는 비트 제어를 통해 프로그램가능하도록 만들어져 여러 가지 전류값이 나오게 조절하였다. 3차 루프 필터가 사용되었고, LC VCO에서는 Q값이 10.8인 최적화된 인덕터가 사용되었다. 또한, 주파수 분주기에서는 4/5 분주기가 사용되었다. 시뮬레이션된 VCO의 위상 잡음은 200kHz 옵셋에서 약 -112dBc/Hz이며, 전력소모는 10mW이다.