상세 보기
초록
본 논문에서는 CMOS 제작에 있어 Latch-up 발생의 심각성을 논의하고 Latch-up 방지를 위한 소자의 최적화 구조를 찾기 위해서 TSUPREM4를 이용해서 0.1um gate length의 CMOS를 설계하고, 소자의 특성을 조사한 후 MEDICI를 이용하여 CMOS 소자내에서 일어나는 Latch-up 특성이 n와 p사이의 거리에 따라 변화되는 것을 살펴보았다.
- 제목
- 0.1um 게이트 길이의 CMOS 소자의 Latchup 특성에 대한 연구
- 제목 (타언어)
- Investigation of the characteristics of Latchup of 0.1 um gate length CMOS
- 저자
- WON TAEYOUNG
- 학회명
- 한국전기전자재료학회 추계 학술대회 논문집