에지 변수화 3-치 결정도를 이용한 회로 최소화 기법에 관한 연구

A logic minimization technique using edge ternary-valued decision diagrams
  • Kim Heung Soo

초록

최근에 기존의 BDD를 이용하여 BDD가 부울함수식만을 표현하는 단점을 보완하여 새로운 확장체인 에지변수화 2치결정도(EVBDD)가 제안되었다. EVBDD는 부울 표현식의 벡터를 필요로 하는 대신 더 높은 레벨의 특성을 갖는 상태에서 도출될 수 있으며 계층적으로 검증할 수 있다는 장점이 있으므로 임의의 정수함수식에 대한 함축적이고 전형적인 표현 방식이다. 본 연구에서는 이러한 EVBDD의 장점을 유지하면서, 다치논리함수를 구현하는데 적합한 전류모드 CMOS를 이용한 Literal함수를 통해서 EVBDD를 에지 3치변수화 결정도(ETVDD)로 전환하는 알고리즘을 제안하고 예제를 통하여 이를 검증했다.

제목
에지 변수화 3-치 결정도를 이용한 회로 최소화 기법에 관한 연구
제목 (타언어)
A logic minimization technique using edge ternary-valued decision diagrams
저자
Kim Heung Soo
학회명
대한 전자공학회 하계 학술 대회 논문집