행렬연산에 기초한 선형다치논리시스템의 설계에 관한 연구

초록

최근 초고속 집적회로 칩을 구현하는데 있어 다치논리 이론과 그래프이론을 적용한 분할연산 조합회로구현방식이 매우 중요한 현안이 되고있다. 다치논리방식은 기존의 2치 논리방식에 비해 동시에 더 많은 양의 정보처리를 가능하게 해주며, 분할연산 조합회로는 출력에 영향을 미치는 입력의 갯수를 최적화하여 복잡하게 구성되는 회로를 등가의 간단한 회로로서 구현할 수 있는 장점이 있다. 본 논문에서는 이러한 두가지 방식을 모두 회로설계에 적용할 수 있는 새로운 알고리즘을 제안하였으며, 예를 통하여 이를 검증하였다.