Pseudo Channel 단위 스케줄링 구조를 적용한 HBM 시뮬레이터 개선 및 시스템 대역폭 활용도 분석

초록

고성능 컴퓨팅 시스템에서 HBM(High Bandwidth Memory)의 채택이 증가함에 따라, 그 성능을 정확하게 예측하고 분석할 수 있는시뮬레이션환경의중요성이커지고있다. 그러나기존메모리시뮬레이터들은 HBM의 핵심구조인 Pseudo-Channel 단위의 독립적인 메모리 컨트롤러 동작을 충분히 반영하지 못하고, 채널 단위의 메모리 접근을 관리하는 한계를 가진다. 본 연구에서는 이러한 부정확성을 개선하기 위해 Ramulator2 시뮬레이터 상에 Pseudo-Channel 단위의 메모리 컨트롤러 구조를 구현하였다. 개선된 시뮬레이터를 사용하여 HBM의 Pseudo-Channel 아키텍처를 정확히 모델링하고 여러 리프레시 정책에 대한 실험을 분석하였다.