Second order Delta Sigma Modulator for EMG Bio-signal Processing

초록

본 논문에서는 생체 신호 처리를 위한 12비트 이상의 고 해상도를 갖는 CMOS 2차 델타-시그마 변조기를 설계하였다. 본 2차 델타-시그마 변조기는 KT/C 잡음을 줄이기 위하여 첫 번째 적분기의 Capacitor를 안정도가 허락하는 한에서 가능한 크게 설계 하였으며, 칩면적을 줄이고 메탈길이에 따른 오프셋을 줄이기 위해서 간결하게 layout을 디자인하였다. 연산증폭기의 위상여유는 60 ~ 90도 이내에 존재하게 설계함으로써 델타 시그마 변조기의 안정성이 보장되게 설계하였다. 본 변조기는 0.35μm CMOS 2 poly 4 metal 공정을 이용하여 제작되었으며, 3.3V의 공급전압에서 3.14mW의 전력소모가 측정되었다. 512kHz의 동작주파수, 256배의 오버샘플링 비율 조건에서 250Hz의 입력 신호를 인가하였을 때, 3.14mW 전력소모 ,최대 SNDR은 72.7dB, ENOB은 11.9 비트로 모의실험 되었다.