전기생체신호처리용 재구성 가능한 SAR - SS ADC 설계

초록

본 논문은 전기생체신호처리용 11 ~ 14비트의 재구성이 가능한 SAR-SS ADC를 제안한다. 제안하는 회로의 MSB 8비트는 SAR ADC을 이용하여 변환하고, 나머지 LSB 비트는 Single Slope ADC를 통해 변환한다. 제안하는 회로는 CMOS 28nm Process, 1-poly 8-metal을 사용하여 설계하였으며 설계한 회로의 면적은 0.0085????2이다. 시뮬레이션 결과, 14비트를 변환하도록 했을 때 총 전력소모는 81.8uW이며, ENoB은 13.3비트, INL/DNL은 ±0.7LSB/±0.8LSB, 종합평가지수(FoM)는 16.3fJ/step이다.