적층 세라믹 커패시터의 침식 방지용 주석 도금액 개발

초록

사물인터넷(IOT), 5G 등이 미래의 핵심 기술로 주목받음에 따라 내부 회로의 전류를 일정하게 제어해 주며 큰 저장용량을 갖는 초소형 및 고 신뢰성 적층 세라믹 커패시터(MLCC)에 대한 수요가 증가하고 있다. 하지만 MLCC의 마감 단계에서 주석 도금공정이 이뤄지는데, 이때 사용되는 산성 도금액으로 인해 바륨이 침식되고 이에 따른 외부 전극의 공극형성 또는 터널링 효과로 인한 열화 등 적층 세라믹 커패시터의 신뢰성에 문제가 발생하게 된다. 이를 해결하기 위해 MLCC 공정 마지막 단계에 사용되는 주석 도금액의 개선이 필요하다. 본 연구에서는 MLCC 주석 도금 공정에 사용되는 도금액을 개선하기 위해 변수 조절을 통한 주석 도금액 합성 방법에 대한 연구를 진행하였으며, 독립 변수와 종속 변수를 조절하여 바륨 침식을 억제할 수 있는 도금액 제조 방법을 개발하였다. 이를 평가하기 위해 다양한 물성분석을 진행하였으며, MLCC의 부식 평가를 통해 그 정도를 확인하였다.