선택적 실란 처리에 의한 Cu/SiO2 하이브리드 본딩 성능 향상

초록

본 연구에서는 차세대 반도체 패키징 기술인 Cu/SiO2 하이브리드(Cu/SiO2-patterned chip)에서실란 화합물 처리를 통해 절연층-절연층(SiO2-SiO2) 간의 접합 성능을 향상시키고자 하였다. (3-aminopropyl) triethoxysilane(APTES)와 n-octyltriethoxysilane(OTES)를 10.0 wt% 농도로 SiO2가 존재하는 칩에 스핀코팅한 결과, APTES가 OTES에 비해 SiO2 절연층에 선택적으로 코팅됨을 확인하였다. 추가적으로, APTES의농도를 1.0 wt%로 조절하여 접합한 경우 접합부의 간격이 10 nm로 가장 좁아지는 최적의 접합을 확인하였다. 최종적으로, 1.0wt% APTES 처리된 Cu/SiO2-patterned chip과 실란 처리를 하지 않은 Cu/SiO2-patterned chip 시편을 350°C에서 어닐링 공정을 통해 접합하였으며, APTES가 도입된 Cu/SiO2-patterned chip이 성공적으로 접합됨을 확인하였다. 본 연구를 통해 도입된 Cu/SiO2-patterned chip이 성공적으로 접합됨을 확인하였다. 본 연구를 통해 도입된 Cu/SiO2-patterned chip이 성공적으로 접합됨을 확인하였다. 본 연구를 통해고성능 반도체 패키징을 위한 중요한 기술인 하이브리드 본딩의 접합력을 향상시킬 수 있는 실란 도입 방법에대해 제시하였다.

키워드