ScholarWorks@인하대학교

상세 보기

양자내성암호를 위한 이중 입출력 SHA-3 하드웨어 아키텍처의 고속 FPGA 및 ASIC 구현

제목
양자내성암호를 위한 이중 입출력 SHA-3 하드웨어 아키텍처의 고속 FPGA 및 ASIC 구현
저자
HANHO LEE
학회명
2025년 반도체공학회 하계학술대회
학회 개최일
2025-07-13 ~ 2025-07-16

ScholarWorks@인하대학교

22212 인천광역시 미추홀구 인하로 100 정석학술정보관 Tel. 032-860-9003

COPYRIGHT © 인하대학교 All Rights Reserved.

Certain data included herein are derived from the © Web of Science of Clarivate Analytics. All rights reserved.

You may not copy or re-distribute this material in whole or in part without the prior written consent of Clarivate Analytics.