상세 보기
초록
본 논문에서는 부분곱 재배치에 기반한 고성능 곱셈기에서의 저전력 회로 설계를 제안하였다.
- 제목
- 고성능 곱셈기에서의 저전력 회로설계기술의 연구
- 제목 (타언어)
- Low Power Design Techniques fot High Performance Multiplier
- 저자
- CHUNG DUCK JIN
- 학회명
- 2003년도 제16회 신호처리합동학술대회논문집
본 논문에서는 부분곱 재배치에 기반한 고성능 곱셈기에서의 저전력 회로 설계를 제안하였다.