C-DAC Array내 소자정합특성을 향상시킨 10비트 SAR ADC 설계

초록

본 논문은 C-DAC array의 MSB단을 4분할하여 Mismatch를 감소시킨 Successive Approximation A/D 변환기 설계를 제안한다. Mismatch에 가장 큰 영향을 미치는 MSB단의 영향을 최소화시키기 위해 스위치를 추가하여 선형성을 향상시켰다. 추가적으로 Split커패시터를 사용하여 면적을 감소시킬 수 있었다. 제안된 ADC는 0.18um CMOS공정을 이용하여 설계하였고, 800KS/s의 변환속도를 갖으며, 9.27 bits의 유효비트 수가 측정되었다. 면적과 전력소모는 각각 850 x 650 um^2, 66.356uW이고 134.351fJ/step의 FOM을 나타내었다.