1.5비트 비교기를 이용한 인버터 기반 3차 델타-시그마 변조기 설계

초록

본 논문에서는 음성신호 처리를 위한 저 전력 고해상도 델타-시그마 변조기를 설계하였다. 전력소모를 최소화하기 위하여 인 버터 기반 적분기 및 1.5비트 비교기는 0.8V 아날로그 공급전압에서 동작하도록 설계하였다. 델타-시그마 변조기는 3차 피드 포워드 구조로 설계하였다. 변조기 구조상 필요한 아날로그 덧셈기 또한 인버터 기반 적분기를 이용하여 설계하였다. 제안한 델타-시그마 변조기는 0.18um CMOS 공정을 이용하였으며 모의실험 결과 입력 주파수 2.5kHz, 샘플링 주파수 2.56MHz, 입력 주파수 대역 20kHz, OSR 64배 일 때 최대 SNDR 86.1dB, DR 89dB로 측정되었다. 아날로그/디지털 공급전압 0.8V/1.8V일 때 전력소모는 99uW 이며 FOM은 150fJ/step 으로 계산되었다.