고밀도 플라즈마를 사용한 polysilicon 박막의 nanometer 크기의 패터닝

초록

21세기 정보/통신화 시대에는 명령만을 수행하는 기존의 computing system과는 달리 자기학습이 가능한 "인공지능 로봇"이 등장하고 문자, 음성, 영상 등을 송수신할 수 있는 지능화된 개인용 수퍼 컴퓨터가 등장할 것으로 예상된다. 그러나 현존하는 또는 현재 연구개발중인 메모리소자(예를들어 1G, 4G DRAMs)의 기억용량으로는 단지 1-2시간정도의 동영상밖에는 구현할 수가 없는 실정이다. 현재 반도체소자의 주류를 이루고 있는 Si MOSFET은 성능 향상을 위해 Moore 법칙에 따라 세대가 바뀔 때마다 0.7 배정도 선 폭을 줄여왔다. 그 결과 1999년 말에는 최소 선폭이 180 nm 수준인 1G DRAM이 개발되었으며 이러한 추세가 계속된다면 2008년에 70 nm급 이하, 2014년에는 게이트 길이 35 nm 수준의 1 Tera DRAM이 개발될 것으로 전망된다[1]. 본 연구에서는 차세대 메모리인 MONOS의 gate 물질로서 사용되어지는 polysilicon 박막을 고밀도 플라즈마를 이용하는 ICP RIE(inductively coupled plasma reactive ion etcher)를 사용하여 Cl2/Ar, C2F6/Ar 그리고 HBr/Ar 식각가스의 농도에 따라 건식 식각하고, 그에 따른 식각 속도, 식각 선택도 그리고 식각 profile 등에 대한 영향을 조사하여 최적의 식각가스와 식각 조건을 찾고자 하였다. 그리고, C2F6/Ar 가스를 사용하여 초고집적 소자에서 요구되어지는 nanometer 수준의 패턴을 형성하였다.