확장된 시간제약을 갖는 적응형DFE 및 문턱전압 제어블록이 구현된 NRZ/PAM4 듀얼 모드 수신기

초록

본 논문은 수신단 구현에 필요한 block들의 설계방법에 대해 제시한다. 쿼터 레이트 구조의 PAM4 리시버로 설계하였으며, CTLE와 1 FIR-tap DFE를 포함한다. DFE는 제안하는 기법을 통해 1.5UI의 시간제약을 가지게 설계된다. DFE에 사용되는 FIR-tap은 LVDS 구조를 사용하여 common voltage를 유지하게 하였으며, 최적의 DFE 전류계수는 ss-lms 알고리즘을 통해 구한다. ss-lms구현을 위한 데이터 레퍼런스와 PAM4 신호 데이터 샘플링을 위한 문턱전압은 연속 근사 방식을 이용하여 adaptive하게 구하였다. 듀얼 모드에 맞게 듀얼 밴드 VCO를 사용하였고, PAM4 mode에서는 대칭천이 선택회로를 통해 clock의 jitter를 최소화한다.