ScholarWorks :: 강진구

전체 193건 중 1번부터 10번까지의 결과를 표시합니다.

2026

Article

20Gb/s Energy Efficient and Linearity Enhanced Integrated Summer Latch-based PAM-4 DFE

Article

AHCO-YOLO: An Algorithm-Hardware Co-Optimization Framework for Energy-Efficient and Real-Time Object Detection on Edge Devices

2025

Article

힙 메모리 취약점 탐지를 위한 메타데이터 테이블 기반순차 RISC-V 프로세서의 FPGA 구현 연구

Article

객체 탐지 네트워크를 위한 정수 연산만을 사용한 하드웨어 친화적인 양자화에 대한 연구

Article

Design and Analysis of Referenceless Dynamic Comparator for PAM-4 Receiver

Article

LLTQ plus : A Hardware-Friendly Quantization Framework for Modern YOLO Architectures

Article

FPGA-Accelerated Neural Network Inference via a μkernel-Enabled Bytecode Interpreter

Article

An IREE Compiler-Based SoC Design for Efficient on-Device AI Inference Acceleration

Article

FPGA-Based Integer-Only Hardware Accelerator for YOLOv3-Tiny Model

2024

Article

A 0.1-3 GHz Wide Bandwidth Ring VCO Fractional-N PLL with Phase Interpolator in 8 nm FinFET CMOS

상세 보기

강진구

자료유형

발행연도

키워드

언어

20Gb/s Energy Efficient and Linearity Enhanced Integrated Summer Latch-based PAM-4 DFE

AHCO-YOLO: An Algorithm-Hardware Co-Optimization Framework for Energy-Efficient and Real-Time Object Detection on Edge Devices

힙 메모리 취약점 탐지를 위한 메타데이터 테이블 기반순차 RISC-V 프로세서의 FPGA 구현 연구

객체 탐지 네트워크를 위한 정수 연산만을 사용한 하드웨어 친화적인 양자화에 대한 연구

Design and Analysis of Referenceless Dynamic Comparator for PAM-4 Receiver

LLTQ plus : A Hardware-Friendly Quantization Framework for Modern YOLO Architectures

FPGA-Accelerated Neural Network Inference via a μkernel-Enabled Bytecode Interpreter

An IREE Compiler-Based SoC Design for Efficient on-Device AI Inference Acceleration

FPGA-Based Integer-Only Hardware Accelerator for YOLOv3-Tiny Model

A 0.1-3 GHz Wide Bandwidth Ring VCO Fractional-N PLL with Phase Interpolator in 8 nm FinFET CMOS