버니어 지연단 VCO를 이용한 다중위상 PLL

초록

본 논문은 DSP 또는 CDR에 사용 할 수 있는 높은 해상도를 가진 다중 위상 PLL을 제안한다. 기존의 링 구조를 가진 VCO는 지연 셀의 지연 시간에만 의존하는 다중위상이 나 올 수 밖에 없다. 이 논문에서는 기존의 4단 구성 PLL 구조를 이용하고, DLL에서 주로 쓰이는버니어 구조를 이용하여 미세한 다중 위상들을 만드는 새로운 기술을 제안한다. 제안하는 구조는 VCO의 지연 셀의 게이트 지연보다 더 미세한 시간 해상도를 갖게 하는 것이다. 지연 셀은 차동 VCO를 사용하며 4단 구성의 PLL을 주 루프로 사용하고 부 루프로 16개의 위상이 나오도록 버니어 지연 라인을 사용한다. 또한 부 블록의 지연 셀은 주 블록의 셀과 다른 제어전압을 넣어 주어 더욱 미세한 위상을 얻을 수 있도록 한다