Al2O3 interlayer를 이용한 탑게이트 SnO 박막트랜지스터의 히스테리시스 감소 연구

초록

VSCI (Vertically Stacked Complimentary Inverter)는 Top gate TFT와 Bottom gate TFT가 수직으로 집적된 구조로, 2D 구조에 비해 높은 집적도와 낮은 기생 저항을 갖는다는 장점이 있어 이와 관련된 많은 연구들이 행해지고 있다. p-type 산화물 반도체중 가장 높은 점멸비를 보이는 SnO는 높은 정공 이동도와 낮은 공정온도 등의 강점으로 인해 VSCI와 같은 Monolithic 3D Integration에 적합한 물질로 여겨진다. 그러나 VSCI 향 Top gate SnO TFT제조를 위한 high-k 유전막 공정 시 SnO의 준 안정적인 특성으로 인해 정공의 축적층이 되는 SnO 표면 손상이 불가피하다는 문제점이 있었다. 본 연구에선 HfO2 유전막과 SnO 채널 사이에 Al2O3 극박막을 삽입하여 hysteresis와 정공이동도 특성을 향상시키는데 성공하였다. 향상된 hysteresis는 VSCI의 noise margin 및 delay variation을 향상시켜 CMOS 소자의 발전에 기여할 수 있을 것으로 전망한다.